This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-026129

(43) Date of publication of application: 25.01.2002

(51)Int.CI.

H01L 21/82 G06F 17/50 H01L 27/04 H01L 21/822

(21)Application number: 2000-202479

04.07.2000

(71)Applicant: FUJITSU LTD

(72)Inventor: OSAKI KIYOKO


ABE KOJI

(54) METHOD OF DESIGNING LAYOUT OF LSI CHIP, AND COMPUTER- READABLE RECORDING MEDIUM WITH PROGRAM FOR EXECUTING THE METHOD OF COMPUTER RECORDED THEREON

(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To automatically dispose a boundary scan register at an appropriate place and to adjust the number of fan-outs between a test control circuit and the boundary scan register by inserting the minimum number of buffers, in a method of designing layout of an LSI chip having the boundary scan register. SOLUTION: After disposing I/O cells, I/O connection boundary scan registers are disposed with priority in a vacant region near the I/O cells, before disposing an internal logic circuit or the like. An output I/O control boundary scan register is disposed at a mid point between the I/O connection boundary scan registers or close to a side of the chip, which is closer to the mid point than the other sides are. Thereafter, before disposing cells for other circuits and forming a wiring pattern, a buffer cell is inserted in the net of a test signal for the boundary scan register connected to the test control circuit.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号 特開2002-26129 (P2002-26129A)

(43)公開日 平成14年1月25日(2002.1.25)

(51) Int.CL'		機別記号	F I		٠	テーマコート*(参考)
HOIL	21/82		G06F 1	7/50	654	N 5B046
G06F	17/50	654			658.	A 5F038
		6 6 8	HO1L 2	1/82	•	P 5F064
H01L	27/04				•	T
	21/822	·	2	7/04	•	T
	•		非查請求	朱龍朱	請求項の数8	OL (全 12 頁)
(21)出顧書号		特顧2000-202479(P2000-202479)	(71)出國人	000005223 富士通株式会社		
(22) 出願日		平成12年7月4日(2000.7.4)		神奈川県川崎市中原区上小田中4丁目1番1号		

(72)発明者 大崎 聖子

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 阿部 康治

神奈川県川崎市中原区上小田中4丁目1番

1号 富士頭株式会社内

(74)代謝人 100104190

升理士 預井 昭徳

競終買に続く


(54) 【発明の名称】 LS 1 チップのレイアウト設計方法、およびその方法をコンピュータに実行させるプログラムを 記録したコンピュータ読み取り可能な記録媒体

(57)【要約】

【課題】 バウンダリスキャンレジスタを有するLSI チップのレイアウト設計方法において、バウンダリスキャンレジスタを適切な位置に自動的に配置させるととも に、テスト制御回路とバウンダリスキャンレジスタとの 間のファンアウト調整を、最小限の数のバッファの挿入 によりおこなうこと。

【解決手段】 I / Oセルの配置後、内部ロジック回路などの配置前に、I / Oセルの近傍の空き領域にI / O接続バウンダリスキャンレジスタを優先的に配置する。そして、I / O接続バウンダリスキャンレジスタ同士の中間点またはその中間点により近い側のチップ辺に寄せて出力 I / O制御バウンダリスキャンレジスタを配置する。その後、他の回路を構成するセルの配置および配線パターンの作成前に、テスト制御回路につながるパウンダリスキャンレジスタに対するテスト信号のネット中にバッファセルを挿入する。

本発明にかかるLSiチップのレイアウト設計方法の一例の 手腕を派すフローチャート



【特許請求の範囲】

【請求項1】 バウンダリスキャンレジスタを有するL SIチップのレイアウト設計方法において、

I/Oセルを配置する工程と、

I/Oセルに接続されるI/O接続パウンダリスキャン レジスタを、配置された前記I/Oセル群のうちの接続 対象である【/Oセルの近傍の空き領域に配價する工程

I/O接続パウンダリスキャンレジスタに接続される出 カΙ/Ο制御バウンダリスキャンレジスタを、配置され た前記I/O接続パウンダリスキャンレジスタ群のうち の接続対象である複数のI/O接続パウンダリスキャン レジスタの配置位置に基づいて配置する工程と、

配置された前記 I /O 接続パウンダリスキャンレジスタ および出力I/O制御パウンダリスキャンレジスタに対 してファンアウト調整をおこなう工程と、

他の回路を構成するセルを空き領域に配置する工程と、 配線パターンを作成する工程と、

を含むことを特徴とするLSIチップのレイアウト設計 方法。

【請求項2】 前記出力 I / O制御パウンダリスキャン レジスタを、接続対象である複数のⅠ/○接続パウンダ リスキャンレジスタ間の中間点に配置することを特徴と する請求項1に配戦のLSIチップのレイアウト設計方

【請求項3】 出力 I /O制御パウンダリスキャンレジ スタの接続対象である複数の【/〇接続バウンダリスキ ャンレジスタが隣り合う一対のチップ辺に沿って配置さ れている場合、前記出力I/O制御パウンダリスキャン レジスタを、前記一対のチップ辺のうち、接続対象であ る前記複数のI/O接続パウンダリスキャンレジスタ間 の中間点により近い側のチップ辺に寄せて配置すること を特徴とする請求項1に記載のLSIチップのレイアウ 卜設計方法。

【請求項4】 前記ファンアウト網整は、

隣り合って配置されたパウンダリスキャンレジスタのマ ンハッタン長に基づいて各パウンダリスキャンレジスタ 間の見積もり配線長を計算し、該見積もり配線長に基づ いて見積もり配線容量を計算し、該見積もり配線容量に 基づいてテスト信号のネット中にバッファセルを、該バ ッファセルによって駆動されるバウンダリスキャンレジ スタの各入力端子の負荷が前記パッファセルの出力端子 の駆動能力範囲内に納まるように挿入することを特徴と する請求項1~3のいずれか一つに記載のLSIチップ のレイアウト設計方法。

あらかじめ見積もり配線長と実際の配線 【請求項5】 長との差を補正する係数を求めておき、眩襦正係数を用 いて前記パッファセルの出力端子の駆動能力を補正する ことを特徴とする簡求項4に記載のLSIチップのレイ アウト設計方法。

【箭求項6】 前記パッファセルを、前記パッファセル が駆動する1または複数のパウンダリスキャンレジスタ のうち、もっともテスト制御回路寄りに配置されたパウ ンダリスキャンレジスタの近傍に配置することを特徴と する篩求項4または5に記載のLSIチップのレイアウ **卜設計方法。**

【請求項7】 I/Oセルを配置する工程と、

I/Oセルに接続されるI/O接続パウンダリスキャン レジスタを、配置された前記 I /Oセル群のうちの接続 対象であるI/Oセルの近傍の空き領域に配置する工程

I/O接続パウンダリスキャンレジスタに接続される出 カ1/O制御パウンダリスキャンレジスタを、配置され た前記 1/()接続パウンダリスキャンレジスタ群のうち の接続対象である複数のI/O接続パウンダリスキャン レジスタの配置位置に基づいて配置する工程と、

配置された前記I/〇接続パウンダリスキャンレジスタ および出力 1/0制御パウンダリスキャンレジスタに対 してファンアウト調整をおこなう工程と、

他の回路を募成するセルを空き領域に配置する工程と、 配線パターンを作成する工程と、

を含むLSIチップのレイアウト設計方法をコンピュー タに実行させるプログラムを記録したことを特徴とする コンピュータ読み取り可能な記録媒体。

【額水項8】 前記プログラムは、

前記ファンアウト調整をおこなうにあたって、隣り合っ て配置されたパウンダリスキャンレジスタのマンハッタ ン長に基づいて各パウンダリスキャンレジスタ間の見慣 もり配線長を計算し、該見積もり配線長に抜けいて見積 もり配線容量を計算し、該見積もり配線容量に基づいて テスト信号のネット中にパッファセルを、該パッファセ ルによって駆動されるバウンダリスキャンレジスタの各 入力端子の負荷が前記バッファセルの出力端子の駆動能 力範囲内に納まるように挿入するようにすることを特徴 とする前状項7に配載のコンピュータ読み取り可能な記 銀媒体。

【発明の詳細な説明】

[0001]

【発明の厲する技術分野】本発明は、バウンダリスキャ ンレジスタを有するLSIチップのレイアウト設計方法 に関し、時にパウンダリスキャンレジスタの配置および ファンアウト調整を自動的におこなう方法に関する。

[0002]

【従来の技術】従来、バウンダリスキャンレジスタを有 するLSIチップのレイアウト設計では、テスト信号の 逆流等による動作不良が起こらないようにするため、1 **/Oセルに接続される多数のパウンダリスキャンレ**ジス 夕を、パウンダリスキャンレジスタに対するテスト信号 のネットの交差が生じないように配置しておく必要があ る。

【0003】また、配線終了後に容量オーバーやタイミングエラーが生じるのを防ぐため、テスト制御回路とバッングリスキャンレジスタとのつながりにおいて、容量が出力端子の駆動能力を超えないようにするためのファンアウト調整を配線前におこなう必要がある。そのファンアウト調整において、LSIの面積や配線混雑度を抑えるため、最小限の数のバッファセルを最適位置に配置する必要がある。

【0004】このパウンダリスキャンレジスタの配置は、市販のテスト回路合成ツールを用いて自動的におこなわれている。このツールによれば、パウンダリスキャンレジスタはしSIの内部ロジック回路のセルに引き付けられて配置される。また、ファンアウト調整に関して、上述したツールは、容量オーバーやタイミングエラーが生じないような過大なファンアウト数を決め、それに基づいて一律にファンアウト調整をおこなうようになっている。

【0005】図13は、従来のテスト回路合成ツールによるパウンダリスキャンレジスタの自動配置結果を模式的に示す図であり、同図において、符号1はLSI全体、符号11は1/○領域、符号12を付した□(四角)のマークは、I/Oセルに接続される1/O接続パウンダリスキャンレジスタ、符号13を付した◇(変形)のマークは、I/O接続パウンダリスキャンレジスタ12に接続される出力I/O制御パウンダリスキャンレジスタである。

[0006]

【発明が解決しようとする課題】上述した従来のバウンダリスキャンレジスタの配置方法では、I/O接続パウンダリスキャンレジスタ12を内部ロジック回路のセルに引き付けて配置するため、図13に示すように、I/O接続パウンダリスキャンレジスタ12がLSI全体1に分散してしまい、テスト信号の流れとは無関係に配置されることになる。そのため、バウンダリスキャンレジスタに対するテスト信号のネットに交差が生じてしまい、テスト信号の逆流等による動作不良が起こることがあるという問題点が生じる。

【0007】また、上述した従来のファンアウト調整方法では、過大なファンアウト数を設定するため、過大な数のバッファが挿入されてしまう。それによって、LS1の面積増や、配根提維度の増大という不都合を招くという問題点がある。

【0008】本発明は、上記問題点に鑑みてなされたものであって、バウンダリスキャンレジスタを適切な位置に自動的に配置させることができるとともに、テスト制御回路とバウンダリスキャンレジスタとの間のファンアウト調整を、最小限の数のバッファの挿入によりおこなうことができるLSIチップのレイアウト設計方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体を提供す

ることを目的とする。

[0009]

▼課題を解除されるための手段】上配目的を選点するため、本発明にかかるLSIチップのレイアウト設計方法は、パウンダリスキャンレジスタを有するLSIチップのレイアウト設計において、I/Oセルを配置した後、内部ロジック回路などの配置をおこなう前に、I/Oセルの近傍の空き領域にI/O接続パウンダリスキャンレジスタを優先的に配置し、テスト制御回路につながるバウンダリスキャンレジスタに対するテスト信号のネット中にパッファセルを挿入することによって、ファンアウト調整をおこなうことを特徴とする。

【0010】この発明によれば、I/Oセルの配置後にI/O接続パウンダリスキャンレジスタの配置が優先的におこなわれるため、I/Oセルの配列に沿ってその近傍にI/O接続パウンダリスキャンレジスタを配置させることができる。

【0011】この発明において、出力1/〇制御バウンダリスキャンレジスタは、1/〇接続パウンダリスキャンレジスタ们上の中間点に配置される。その中間点が、1/〇接続パウンダリスキャンレジスタの配置位置よりもチップ内部寄りであって、内部ロジック回路などの配置に支障がある場合には、出力1/〇制御バウンダリスキャンレジスタを、その中間点により近い側のチップ辺に寄せて配配する。

【0012】このようにすれば、出力 I / O制御バウンダリスキャンレジスタが I / O接続パウンダリスキャンレジスタの配置されるため、出力 I / O制御パウンダリスキャンレジスタの配置の偏りを防止することができるとともに、パウンダリスキャンレジスタ の高いを然と配置させることができる。また、前記中間点がチップの内部寄りに位置する場合、出力 I / O制御バウンダリスキャンレジスタはその中間点により近い側のチップ辺に寄せて配置されるため、チップ内部に配置される内部ロジック回路などの配置の妨げとなるのを防ぐことができる。

【0013】また、上記発明において、ファンアウト調整をおこなう際に、隣り合うパウンダリスキャンレジスタのマンハッタン長に基づいて各バウンダリスキャンレジスタ間の配線長を計算し、その見積もり配線容量に基づいて、デスト信号のネット中にパッファセルを揮入する。また、見積もり配線長と実際の配線長との差をのに、するための低数を用いて、挿入するバッファセルが駆力を補正する構成としてもよい。また、パッファセルの挿入位置は、そのバッファセルが駆動に下で、そのバッファセルが駆動に下で、そのバッファセルが駆動に下である。

【0014】このようにすれば、実際の配線容量を見積もることができ、その見積もり配線容量に基づいてパッファセルの挿入箇所が決まるため、配線前に最小限の数のパッファセルでもってファントに調整をおこなうことができる。また、補正係数を用いることによって、より一層実際の配線に近い条件でファンアウト調整をおこなうことができるので、実際の配線後に容量オーバーとなるのをより確実に防ぐことができる。また、パッファセルがもっともテスト制御回路寄りに配置されたパウンダリスキャンレジスタの近傍に配置されるため、タイミングエラーなどが起こるのを防ぐことができる。

[0015]

【発明の実施の形態】以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。まず、本発明にかかるLSIチップのレイアウト設計方法の一例の手順全体について説明する。

【0016】(レイアウト設計方法の全体の流れ)図1は、本発明にかかるLSIチップのレイアウト設計方法の一例の手順を示すフローチャートである。図1のフローチャートにおいて、LSIチップのレイアウト設計を開始すると、まずチップの辺に沿ってI/Oセルを配置する(ステップS1)。つづいて、配置されたI/Oセルに接続されるI/O接続バウンダリスキャンレジスタを、接続対象であるI/Oセルの近傍の空き領域に配置する(ステップS2)。つづいて、複数のI/O接続パウンダリスキャンレジスタに接続される出力I/O制御パウンダリスキャンレジスタを、接続対象であるI/O接続パウンダリスキャンレジスタで、接続対象であるI/O接続パウンダリスキャンレジスタ間の中間点に配置する(ステップS3)。

【0017】ステップS3につづいて、バウンダリスキャンレジスタのファンアウト調整をおこなう(ステップS4)。その後に内部ロジック回路など、その他の回路を構成するセルの自動配置をおこない(ステップS5)、さらに自動配線をおこなって(ステップS6)レイアウト設計を終了する。

【0018】 (I/Oセル・バウンダリスキャンレジスタの配置 (ステップS1~S3)) 図2~図5は、それぞれ、本発明にかかるLSIチップのレイアウト設計方法を説明するための模式図である。図2において、符号2はLSI全体、符号21はI/Oセルの配列よりなるI/O領域、符号22を付した□(四角)のマークは、I/Oセルに接続されるI/O接続パウンダリスキャンレジスタ、符号23を付した○(菱形)のマークは、I/O接続パウンダリスキャンレジスタ22に接続される出力I/O制御パウンダリスキャンレジスタである。すなわち、図2には、図1で示したステップS1~S3までの状態が示されている。

【0019】図2において、I/O領域21の各1/OセルとI/O接続バウンダリスキャンレジスタ22との間の矢印(↑、→、↓および←)24は、I/Oセルー

I/O接続パウンダリスキャンレジスタ22間のネットを示し、各パウンダリスキャンレジスタ22. 23間をつなぐ線2.5 は、各パウンダリスキャンレジスタ間のテスト信号のネットを示す。以上のマークや矢印や線などの表示は、図4および図5においても同じである。また、図2において、チップ2内を巡回するように記された大きな矢印を有する線26は、テスト信号の流れの向きを表している。

【0020】ここで、I/O接続バウンダリスキャンレジスタ22の配置位置を決定するにあたって、配置位置の検索をおこなう。これは、I/O接続バウンダリスキャンレジスタ22が接続するI/Oセルの近傍に、すでに電源配線や他のI/O接続バウンダリスキャンレジスタ22が配置されている場合、それらを避けてつぎに接続対象のI/Oセルに近い配置箇所を見つけるためである。

【0021】具体的には、図3に示すように、接続対象の1/0セルの近傍を検索開始点27(図3の○(丸)印)とし、そこからチップ内部に向かって矢印を有する線28で示すように半円の渦巻状に空き領域を検索する。この検索方法は、出力1/0制御バウンダリスキャンレジスタ23の配置位置を検索する場合も同様であり、その場合には、接続対象である1/0接続バウンダリスキャンレジスタ22間の中間点を検索開始点27(図3の○印)とする。

【0022】また、図4に示すように、出力1/0制御パウンダリスキャンレジスタ23の接続対象である複数の1/0接続パウンダリスキャンレジスタ22a. 22 bが異なるチップ辺に沿って配置されている場合、その中間点29(図4の〇印)は1/0接続パウンダリスキャンプの内側に位置することになる。このような男々23 は、図4の矢印30で示すように、その中間点29により近い側のチップ辺側に寄せて配置する。その際、に基づいて、いずれのチップ辺がより中間点29に近いか判断する。このように配置位置をずらすことによって、内部ロジック回路等の配置の妨げとなるのを防ぐことができる。

【0023】出力 I / O制御バウンダリスキャンレジスタ23を、接続対象である複数の I / O接続バウンダリスキャンレジスタ22間の中間点に配置しない場合には、図5に示すように、その配置が偏ってしまう。これは、バウンダリスキャンレジスタ間のネット(図5において符号25で示す)がテスト信号の流れる方向に整然と並ばないため、好ましくない。なお、図5において、I / O領域21の各 I / Oセルと出力 I / O制御のネットを示す。

【0024】(ファンアウト調整(ステップS4))つ

ぎに、ステップS4のファンアウト調整の方法について 詳細に説明する。図6は、本発明にかかるLSIチップ のレイアウト設計方法におけるファンアウト調整方法の ―例の手順を示すフローチャートである。

【0025】図6のフローチャートにおいて、まず、見 **積もり配線長および配線容量を計算する(ステップS4** 1)。すなわち、配置された各パウンダリスキャンレジ スタ間の配線長を見積もり、その見積もり配線長に基づ いて配線容量を見積もる。具体的な方法については、図 7を用いて後述する。

【0026】ステップS41につづいて、テスト制御回 路側のバウンダリスキャンレジスタから、その容量の評

 \cdots (1)

【0028】この式において、Drvは挿入するセルの。 出力場子駆動能力、ratioは駆動能力に対する負荷 許容量、αは見積もり配線長と実際の配線長とのずれを 考慮した補正係数でありゼロより大きく1以下の数値で ある。また、NetCはテスト制御回路側からi+1番 目~i+n番目のパウンダリスキャンレジスタの配線容 量の和、BsrLはテスト制御回路側からi+1番目~ i+n番目のパウンダリスキャンレジスタの入力負荷の 和、BufLは次段の挿入バッファセルの入力負荷の和 である。

【0029】ここで、補正係数αを用いる理由について 説明する。配線長の見積もりは、各バウンダリスキャン レジスタの配置座標に基づいてその最短経路を求めるこ とにより得られる。それに対して、実際の配線では、セ ルの混雑や配線禁止領域の影響などにより配線が回り込 むことがあり、それによって実際の配線長は見積もり配 **線長よりも長くなる。したがって、実際の配線容量は見** 積もり配線容量よりも大きくなる。これを補正して実際 の配線により近い状態でファンアウト調整をおこなうた め、補正係数αが必要となる。

【0030】補正係数αは、たとえば既存の複数種類の LSIチップについて、その実際の配線長と上述したマ ンハッタン長に基づく見積もり配線長とのずれを求め、 その分析により数値的にある一定の傾向があることを見 いだすことによって、求められる。具体的な方法につい ては、図8を用いて後述する。

【0031】つぎに、ステップS46において、前記 (1) 式を満たす場合 (ステップS 4 6: Yes) に は、nを1だけインクリメントして(ステップS4 7)、つぎのパウンダリスキャンレジスタも評価に加え る。そして、ステップS45に戻り、最終のパウンダリ スキャンレジスタに到達している場合(ステップS4 5:Yes)、ファンアウト調整を終了する。したがっ て、図1に示したステップS5へ移行することになる。 【0032】一方、最終のパウンダリスキャンレジスタ に到達していない場合(ステップS45:No)、ステ

価をおこなう(ステップS42)。そして、収束済みバ ウンダリスキャンレジスタの個数:にゼロをセット(代 入) する (ステップS43)。ここで、iはテスト制御 回路側からかながるパウンダリスキャンレジスタの順番 も意味するものである。そして、評価するパウンダリス キャンレジスタの個数nに1をセット(代入)する(ス テップS44)。つづいて、最終のパウンダリスキャン レジスタに到達したか否かの判定を経て(ステップS4) 5)、つぎの(1)式を満たすか否かの判定をおこなう (ステップS46)。

[0027]

 $[Drv] \times [ratio] \times \alpha > [NetC] + [BsrL] + [BufL]$

ップS46へ進む。ステップS46において、前記

(1) 式を満たす場合(ステップS46:Yes)に は、再びnを1だけインクリメントして(ステップS4 7)、ステップS45に戻り、さらにつぎのパウンダリ スキャンレジスタも評価に加える。

【0033】前記(1)式を満たさない場合(ステップ S46:No)には、このバウンダリスキャンレジスタ の手前のパウンダリスキャンレジスタまで収束したこと になる。したがって、nを1だけデクリメントして、バ ウンダリスキャンレジスタの収束個数を1個減らす(ス テップS48)。そして、i番目のパウンダリスキャン レジスタかられ個分収束されるように論理回路の論理構 成を変更し(ステップS49)、さらに、iにi+nを 代入し(ステップS50)、その後、ステップS44に 戻る。これ以降、ステップS45において最終のバウン ダリスキャンレジスタに到達し、ファンアウト調整が終 了するまで、同様の処理(ステップS44~ステップS 50の各処理〉を繰り返す。

【0034】図7は、それぞれ、本発明にかかるLS! チップのレイアウト設計方法におけるファンアウト調整 方法を説明するための模式図である。図6に示したフロ ーチャートのステップS41において、配置された各バ ウンダリスキャンレジスタ間の配線長を見積もり、その 見積もり配線長に基づいて配線容量を見積もる際、たと えば図7に示すように、隣り合うパウンダリスキャンレ ジスタ41、42、43に対し、それぞれの配置座標に 基づいて最短となる組合せを選択し、その時のマンハッ タン長を見積もり配線長とする。なお、図7において、 #1~#6はパウンダリスキャンレジスタの端子であ り、#2と#3と#5の端子を結ぶ線44は見積もり配 線経路を表している。

【0035】図8は、それぞれ、本発明にかかるしS1 チップのレイアウト設計方法におけるファンアウト調整 方法を説明するための模式図である。上述のとおり、ス テップS46において、補正係数αは、たとえば既存の 複数種類のLSIチップについて、その実際の配線長と 上述したマンハッタン長に基づく見積もり配線長とのずれを求め、その分析により数値的にある一定の傾向があることを見いだすことによって求められるが、その際、たとえば図8に示すように、縦長のパウンダリスキャンレジスタ51、52に対して配線53が縦方向に回り込んだ場合(符号54で示す部分)と、横方向に回り込んだ場合(符号55で示す部分)とでは、見積もり配線長に含まれない配線部分(図8の矢印部分)の長さが異な

 $\alpha = (Nh/(Nh+Nv)) \times \gamma + (Nv/(Nh+Nv)) \times \beta \cdot \cdot \cdot ($

[0037]

れている。

2) 【0038】この式において、Nhは水平方向(横方向、X方向)に並ぶパウンダリスキャンレジスタの数であり、Nvは垂直方向(縦方向、Y方向)に並ぶパウンダリスキャンレジスタの数である。なお、パウンダリスキャンレジスタの並ぶ方向については、2つのパウンダリスキャンレジスタ間の距離に関して、X方向長がY方向長よりも長い場合(X方向長>Y方向長がX方向長よりも長い場合(Y方向長>X方向長)には垂直方向並びであると判断す

【0039】図9は、パウンダリスキャンレジスタを配置した後、ファンアウト調整をおこなう前のパウンダリスキャンレジスタ間のネットおよびパウンダリスキャンレジスタに対するテスト信号のネットを示す説明図である。また、図10は、ファンアウト調整後のパウンダリスキャンレジスタ間のネットおよびパウンダリスキャンレジスタに対するテスト信号のネットを示す説明図である。

【0040】なお、図9~図10において、.CDRは データ・レジスタのキャプチャ・クロック端子、.TD Iはシリアル・テストデータ入力端子、.TDOはシリ アル・テストデータ出力端子、.Aおよび.Xはそれぞれ バッファセルの入力端子および出力端子である。

【0.041】図9および図1.0において、符号6.1~68を付したB.1~B.Zはそれぞれバウンダリスキャンレジスタである。それらバウンダリスキャンレジスタ6.1~6.8は、B.1からB.Zに向かうチェイン方向でテスト制御回路6.0に接続されている。

【0042】図9に示すように、ファンアウト調整前は、すべてのパウンダリスキャンレジスタ61~68のキャプチャ・クロック(.CDR)端子は一つのネット(NET1)71に属している。このネット71は、テスト制御回路60のデータ・レジスタのキャプチャ・クロック(.CDR)端子に接続されている。ファンアウト調整後は、図10に示すように、パウンダリスキャンレジスタ61~68の各キャプチャ・クロック端子につながるネットは、ネット中の最適位置にそれぞれ挿入された複数のバッファセル(INST1. INST2. INST3)81.82.83により複数のネット(NET1.NET2.NETn)72.73.74に分割さ

る。パウンダリスキャンレジスタが横長の場合も同様で ある。

【0036】したがって、配線が縦方向に回り込む場合の補正係数 β と横方向に回り込む場合の補正係数 γ を設定し、その2つの補正係数 β 、 γ を用いて全体の補正係数 α をつぎの(2)式より求める。

. .

【0043】図10に示す例では、第1のパッファセル (INST1) 81は、第1のネット (NET1) 72 に属するB2、BYおよびBXのパウンダリスキャンレジスタ68、67、66の各キャプチャ・クロック端子を駆動する。第1のパッファセル (INST1) 81 は、パウンゲリスキャンレジスタのチェイン最後尾に配置されたB2のパウンダリスキャンレジスタ68の近傍に挿入される。

【0044】また、第2のバッファセル(INST2)82は、第2のネット(NET2)73に属するBWおよびB4のバウンダリスキャンレジスタ65。64の各キャプチャ・クロック端子を駆動する。第2のバッファセル(INST2)82は、駆動対象であるバウンダリスキャンレジスタのうちもっともテスト制御回路60に近いBWのパウンダリスキャンレジスタ65の近傍に挿入される。

【0045】同様に、第3のパッファセル(INST

3) 83は、第nのネット(NETn)74に属するB
3. B2およびB1のパウンダリスキャンレジスタ6
3. 62、61の各キャプチャ・クロック端子を駆動する。第3のパッファセル(INST3)83は、駆動対象であるパワンダリスキャンレジスタのうちもっとシテスト制御回路60に近いB3のパウンダリスキャンレジスタ63の近傍に挿入される。これら第1~第3のパッファセル(INST1、INST2、INST3)8
1. 82、83は、この順で、パウンダリスキャンレジスタのチェイン最後尾側から挿入される。

【0046】比較として、図11には、パッファセルが最適位置に記憶されていない状態でのバウンダリスキャンレジスタ間のネットおよびパウンダリスキャンレジスタに対するテスト信号のネットが示されている。図11では、複数カバッファセル(INST1、INST2.INST3)91、92、93の各配置位置は、図10に関連して説明したような最適位置、すなわち駆動対象であるバウンダリスキャンレジスタ群のうちもっともテスト制御回路60に近いバウンダリスキャンレジスタの近傍になっていない。そのため、ネットに長い配線が生じ、容量オーバーやタイミングエラーを発生させる原因となってしまうので、好ましくない。

【0047】上述したレイアウト設計方法をコンピュー タに実行させるためのプログラムは、コンピュータ読み 取り可能な記録媒体に記録され、コンピュータを用いた 計算機授用設計装置(以下、CAD装置とする)により 実現される。このプログラムは、ハードディスク、フロ ッピー(登録商標)ディスク、CD-ROM、MO、D VD等のコンピュータで読み取り可能な記録媒体に記録 され、コンピュータによって記録媒体から読み出される ことによって実行される。またこのプログラムは、伝送 媒体として、または、上記記録媒体を介して、インター ネット等のネットワークを介して配布することができ

【0048】 (CAD装置の構成) 図12は、上述した レイアウト設計方法の実施に供されるCAD装置の一例 の構成を示すプロック図である。このCAD装置は、た とえばCPU101、ROM102、RAM103、H DD (ハードディスクドライブ) 104、FDD (フロ ッピーディスクドライブ) 106、ディスプレイ10 8、通信インターフェイス(I/F)109、キーボー ド111、マウス等(種々のポインティング・デバイス を含む)112、スキャナ113、ブリンタ114およ びCD-ROMドライブ116がパス100を介して相 互に接続された構成となっている。

【0049】上述したレイアウト設計方法をコンピュー タに実行させるためのプログラムは、FD107やCD -ROM115に記録される。また、FD107やCD -ROM115に記録されたプログラムはHD105に 格納されて実行される。

【0050】CPU101は装置全体の制御をおこな う。ROM102はプートプログラム等を配像してい る。RAM103はCPU101のワークエリアとして 使用される。HDD(ハードディスクドライブ)104 は、CPU101の制御にしたがってHD (ハードディ スク)105に対するデータの書き込みおよび読み出し を制御する。FDD(フロッピーディスクドライブ)1 06は、CPU101の制御にしたがって、着脱可能な 記録媒体であるFD(フロッピーディスク)107に対 するデータの審き込みおよび読み出しを制御する。

【0051】ディスプレイ108は、カーソル、アイコ ンあるいはツールボックスをはじめ、文書、画像、機能 情報等のデータに関するウインドウ(プラウザ)を表示 する。通信インターフェイス(I /F)109は、有籐 または無線の通信回線110を介してネットワーク15 0に接続され、ネットワーク150と内部とのインター フェイスを司る。

【0052】キーポード111は、文字、数値、各種粕 示等の入力のための複数のキーを備える。マウス等11 2は、カーソルの移動や範囲選択、あるいはウインドウ の移動やサイズの変更、アイコンの選択、移動等をおこ なうのに使用される。スキャナ113は画像を光学的に

読み取るための装置である。 ブリンタ 1 1 4 は、ウイン ドウに表示された内容等を印刷する。CD-ROMドラ イブ116に、着脱可能な記録媒体であるCD-ROM 115に対するデータの読み出しを制御する。

【0053】上述した実施の形態によれば、【/〇セル の配置後に I / O 接続パウンダリスキャンレジスタ 2 2 を優先的に記憶し、そのI/O接続パウンダリスキャン レジスタ22の配置に基づいて出力I/O制御パウンダ リスキャンレジスタ23を配置し、さらにその後にパウ ンダリスキャンレジスタ間の配線長を見積もって、ファ ンアウト調整をおこなうため、パウンダリスキャンレジ スタ22.23を1/〇の配列に沿ってその近傍に自動 的に配置させることができるとともに、ファンアウト調 整を、最小限の数のパッファセル81,82,83の傾 入により実現することができる。

【0054】それによって、パウンダリスキャンレジス タに対するテスト信号のネットの交差をなくすことがで きるため、テスト信号の逆流等による動作不良が起こる のを防ぐことができる。また、バッファセルの挿入数を 抑えることができるので、LSIの面積増や、配線混雑 度の増大という不都合を回避することができる。さらに は、人手によりパウンダリスキャンレジスタを配置した り、ファンアウト調整をおこなう必要がないため、LS Iの開発工数が大幅に削減される。

【0055】たとえば、上述した実施の形態によれば、 挿入されるバッファセルの数は、従来の市販のテスト回 路合成ツールを用いてファンアウト調整をおこなった場 合に挿入されるパッファセルの数の十~数十分の1程度 となる。本発明者らがあるしSIについて検証した結 果、従来のツールではバッファセルの挿入数が370で あったのに対し、実施の形態によれば29であり、しか も配線後の容量オーバーやタイミングエラーはゼロであ

【0058】以上において本発明は、上述した実施の形 態および図示例に限らず、本発明の要旨を逸脱しない範 囲で、種々変更可能である。

[0057]

【発明の効果】本発明によれば、I/Oセルの配置後に 1/0接続パウンダリスキャンレジスタを優先的に配置 し、**その1/**〇接続パウンダリスキャンレジスタの配置 に基づいて出力【/O制御バウンダリスキャンレジスタ を配置し、さらにその後にパウンダリスキャンレジスタ 間の配線長を見積もって、ファンアウト調整をおこなう ため、パウンダリスキャンレジスタをI/〇の配列に沿 ってその近傍に自動的に配置させることができるととも に、ファンアウト調整を、最小限の数のバッファセルの 挿入により実現することができる。

【図面の簡単な説明】

【図1】本発明にかかるLSIチップのレイアウト設計 方法の一列の手順を示すフローチャートである。

【図2】本発明にかかるLSIチップのレイアウト設計 方法を説明するための他の模式図である。

【図3】本発明にかかるLSIチップのレイアウト設計 方法を説明するための他の模式図である。

【図4】本発明にかかるLSIチップのレイアウト設計 方法を説明するための他の模式図である。

【図5】本発明にかかるLSIチップのレイアウト設計 方法を説明するための他の模式図である。

【図6】本発明にかかるしSIチップのレイアウト設計 方法におけるファンアウト調整の一例の手順を示すフロ ーチャートである。

【図7】本発明にかかるLSIチップのレイアウト設計 方法におけるファンアウト調整方法(ステップS41) を説明するための模式図である。

【図8】本発明にかかるしSIチップのレイアウト設計 方法におけるファンアウト調整方法(ステップS46) を説明するための模式図である。


【図9】ファンアウト調整をおこなう前のパウンダリス キャンレジスタ間のネットおよびパウンダリスキャンレ ジスタに対するテスト信号のネットを示す説明図であ る。

【図10】ファンアウト調整後のバウンダリスキャンレジスタ間のネットおよびパウンダリスキャンレジスタに対するテスト信号のネットを示す説明図である。

【図11】バッファセルが最適位置に配置されていない

[XI-1]

本発明にかかるLSIチップのレイアウト設計方法の一例の 手頃を示すフローチャート



状態でのパウンダリスキャンレジスタ間のネットおよび パウンダリスキャンレジスタに対するテスト信号のネットを示す説明図である。

【図12】本発明にかかるLSIチップのレイアウト設計方法の実施に供せられるCAD装置の構成を示すプロック図である。

【図13】紀来のテスト回路合成ツールによるバウンダ リスキャンレジスタの自動配置結果を模式的に示す図で ある。

【符号の説明】

2 LSI

21 1/0領域

22, 22a, 22b I/O接続パウンダリスキャン レジスタ

23 出力 (/O制御パウンダリスキャンレジスタ

29 I/O接続パウンダリスキャンレジスタ間の中間 点

41~43. 51~52. 61~68 パウンダリスキ ャンレジスタ

4.4 見積もり配線経路 ...

60 テスト制御回路


71. 72, 73, 74 ネット

81, 82, 83 パッファセル

107, 115 記録媒体


[図2]

本発明にかかるLSIチップのレイアウト設計方法を 観略するための機式図




[33]

本発明にかかるLSIチップのレイアウト設計方法を 製明するための模式圏




[3]5]

本発明にかかるLSIチップのレイアウト設計方法を 説明するための株式風




[図7]

本発明にかかるLSIチップのレイアウト設計方法における ファンアウト調整方法を説明するための模式図(スチップS41)




[図4]

本発明にかかるLSIチップのレイアウト設計方法を 説明するための模式図



[图6]


本発明にかかるLSJチップのレイアウト放計方法における スァンアウト概整の一例の手順を示すフローチャート



[図8]


本発明にかかるLSIチップのレイアウト設計方法における ファンアウト調整方法を説明するための模式図(ステップS46) [図12]

本処明にかかるLSIチップのレイアウト設計方法の実施に 供せられるCAD装置の構成を示すブロック図




[29]

パウンダリスキャンレジスタ間のネットおよびパウンダリスキャン レジスタに対するテスト信号のネットを示す戦時間(誤解前)




[図10]

パウンダリスキャンレジスタ間のネットおよびパウンダリスキャン レジスタに対するテスト保号のネットを示す影响図(原整後)



[2]11


パウンダリスキャンレジスタ間のキットおよびパウンダリスキャン レジスタに対するテスト債号のネットを示す説明図 (最適位置に配置されていない状態)



18/18

【図13】

従来のテスト回路会成ツールによるパウンダリスキャンレジスタの 自動配置結果を模式的に示す図



フロントページの続き

Fターム(参考) 5B046 AA08 BA04

6F038 CA03 DT05 DT06 DT10 DT15

EZ20

5F064 DD02 DD32 DD39 EE02 EE08

EE43 EE51 EE58 HHO1 HHO6

BH13 HH14